دانلود ترجمه مقاله سیستم خودآزمون توکار (BIST) با TPG و ORA غیرتوکاربرای تست و تشخیص EPCA
ترجمه در قالب فایل Word و قابل ویرایش میباشد
سال انتشار:2012
تعداد صفحه ترجمه:29
تعداد صفحه فایل انگلیسی:11
موضوع انگلیسی :A Built-In Self-Test (BIST) system with non-intrusive TPG and ORA for FPGA test
and diagnosis
موضوع فارسی:دانلود ترجمه مقاله سیستم خودآزمون توکار (BIST) با TPG و ORA غیرتوکاربرای تست و تشخیص EPCA
چکیده انگلیسی:This paper presents a BIST system with non-intrusive test pattern generator (TPG) and output response
analyzer (ORA) for field-programmable gate array (FPGA) test and diagnosis. The proposed BIST system
physically consists of software and hardware parts with two communication channels in between. The
TPG and ORA of the BIST circuitry are in the software part while a circuit under test (CUT) is in the hardware
part, respectively. One more FPGA is incorporated in the hardware part to act as an interface
between the TPG, ORA and the CUT. Algorithms for FPGA test and diagnosis are also presented. Compared
with embedded BIST technique, configuration numbers can be reduced without exchanging the TPG, ORA
for the CUT when the proposed BIST system is applied to test an FPGA. Also, the proposed BIST system can
provide good observability and controllability for the FPGA-under-test due to the proposed algorithms
developed for test and diagnosis. No matter what type and array size of an FPGA-under-test is, the
CUT can be tested by the proposed BIST system. The BIST system is evaluated by testing several Xilinx
series FPGAs, and experimental results are provided
چکیده فارسی:
چکیده
این مقاله، سیستم BIST را با مولد الگوی آزمایشی غیر توکار (TPG) و تحلیگر پاسخ خروجی (ORA) برای تست و تشخیص آرایه گیت برنامهپدیر میدانی ارائه میدهد. سیستم BIST پیشنهادی، بطور فیزیکی شامل اجزاء نرم افزاری و سخت افزاری است که بین آنها دو کانال ارتباطاتی وجود دارد .TPG و ORA مدارات BIST در بخش نرم افزاری هستند در حالیکه مدار تحت آزمون (CUT) مداری در بخش سخت افزاری است. یک EPGA دیگر در بخش سخت افزاری جای داده میشود تا به عنوان رابط بین TPG، ORA و CUT عمل کند. الگوریتمهای تست و تشخیص EPGA نیز ارائه شدند. در مقایسه با روش BIST توکار، وقتی سیستم BIST پیشنهادی جهت تست FPGA بکار برده میشود اعداد پیکربندی بدون مبادله TPG ، CRA برای CUT کاهش داده میشود. همچنین سیستم BIST پیشنهادی مشاهده پذیری و کنترل پذیری خوبی را برای FPGA تحت آزمون ارائه میدهد که به علّت الگوریتمهای پیشنهادی است که برای تست و تشخیص توسعه داده میشوند. هیچ اهمیتی ندارد FPGA تحت آزمون از چه نوع و اندازه آرایهای باشد، CUT از طریق سیستم BIST پیشنهادی تست میشود. سیستم BIST از طریق تست چند EPGA مجموعه Xilinx ارزیابی میشود و نتایج آزمایشاتی ارائه میشود.
