دانلود ترجمه مقاله کاهش مصرف برق در آرایه های گیت
ترجمه در قالب فایل Word و قابل ویرایش میباشد
سال انتشار:2012
تعداد صفحه ترجمه:54
تعداد صفحه فایل انگلیسی:20
موضوع انگلیسی :Reduction of Power Consumption in
FPGAs - An Overview
موضوع فارسی:دانلود ترجمه مقاله کاهش مصرف برق در آرایه های گیت
چکیده انگلیسی:Abstract — Field Programmable Gate Arrays FPGAs are highly desirable for implementation of digital systems due to their flexibility, programmability and low end product life cycle. In more than 20 years since the introduction of FPGA, research and development has produced dramatic improvements in FPGA speed and area efficiency, narrowing the gap between FPGAs and ASICs and making FPGAs the platform of choice for implementing digital circuits. FPGAs hold significant promise as a fast to market replacement. Unfortunately, the advantages of FPGAs are offset in many cases by their high power consumption and area. The goal is to reduce the power consumption without sacrificing much performance or incurring a large chip area so that the territories of FPGAs applications can expand more effectively. Reducing the power of FPGAs is the key to lowering packaging and cooling costs, improving device reliability, and opening the door to new markets such as mobile electronics. This paper presents the tips to lower down the static and dynamic power dissipation in FPGAs. It gives an overview of various techniques at system, device, and circuit and architecture level used for reduction of power consumption of FPGAs and their outcomes.
چکیده فارسی:آرایه های گیت قابل برنامه ریزی FPGA ها برای پیاده سازی سیستم های دیجیتال به سبب انعطاف پذیری، قابلیت برنامه ریزی و چرخه عمر محصول رده پایین، بسیار مطلوب هستند. تحقیق و توسعه ها در بیش از 20 سال پس از معرفی FPGA، پیشرفت های چشمگیری در سرعت و منطقه بهره وری FPGA ، کاستن از شکاف بین ASIC ها و FPGA ها و ایجاد FPGA ها بعنوان پلت فرمی از انتخاب برای پیاده سازی مدارهای دیجیتال ایجاد نموده اند. FPGA ها وعده های معناداری را به عنوان جایگزینی سریع برای بازار حفظ می کنند. متاسفانه، مزایای استفاده از FPGA ها در بسیاری از موارد با مصرف توان و فضای زیاد حذف شده است. هدف از این امر کاهش مصرف برق بدون قربانی نمودن عملکرد زیاد یا تحمیل یک تراشه با سطح بزرگ می باشد، به طوری که حوزه های برنامه های FPGA ها می تواند به طور موثرتری گسترش یابد. کاهش قدرت FPGA ها کلیدی برای کاهش هزینه های بسته بندی و خنک سازی، بهبود قابلیت اطمینان دستگاه و باز کردن درب برای بازارهای جدید مانند محصولات الکترونیک سیار است. این مقاله راهنمایی برای کاهش اتلاف قدرت ایستا و پویا در FPGA ها ارائه می نماید. این امر مروری کلی از تکنیک های مختلف در سیستم، دستگاه، مدار و سطح معماری مورد استفاده برای کاهش مصرف انرژی از FPGA ها و نتایج آنها ارائه می نماید.
