دانلود ترجمه مقاله یک تقویت کننده عملیاتی دو مسیره – دو طبقه ایی پر سرعت در CMOS
ترجمه در قالب فایل Word و قابل ویرایش میباشد
سال انتشار:2012
تعداد صفحه ترجمه:17
تعداد صفحه فایل انگلیسی:5
موضوع انگلیسی :A High Speed Two-Stage Dual-Path Operational
Amplifier in 40nm Digital CMOS
موضوع فارسی:دانلود ترجمه مقاله یک تقویت کننده عملیاتی دو مسیره – دو طبقه ایی پر سرعت در CMOS
چکیده انگلیسی:Abstract—This paper presents a design of a high speed
operational amplifier using 40nm digital CMOS technology. The
proposed two-stage dual-path fully differential topology is based
on the Improved Recycling Folded Cascode (IRFC) topology.
The IRFC first stage provides a moderate DC gain, and the high
efficient dual-path push-pull output stage provides ultra-high
unity-gain frequency bandwidth (UGBW) with relatively low
power consumption. It could find wide application in high
bandwidth high resolution analog-to-digital converters (ADCs).
Under 1.1V supply voltage, the simulation results show that the
proposed operational amplifier topology could achieve 56.3dB
DC gain, 3GHz UGBW, 24.8μV RMS noise integrated from DC
to 50MHz and 2.9ns settling time with 1V peak-to-peak
differential input signal.
چکیده فارسی:
این مقاله طراحی یک تقویت کننده عملیاتی پر سرعت را با استفاده از تکنولوژی CMOS دیجیتال 40 نانو متری ارائه می کند . توپولوژی کاملا متفاوت دو جهته – دو طبقه ایی پیشنهادی در این مقاله براساس تکنولوژی کاسکد تاب خورده بازیابی تقویت شده (IRFC ) پیشنهاد شده است . طبقه اول IRFC ، بهره DC خفیفی را تامین می کند و طبقه خروجی PULL – PUSH دو مسیره با کارایی فوق العاده نیز پهنای باند بهره فرکانسی واحد و فوق العاده بالایی را با توان مصرفی نسبتا کم تامین می کند .
برای این مدار می توان کاربردهای وسیعی را در مدارات مبدل آناوگ به دیجیتال (ADC ) با پهنای باند فوق العاده بالا یافت . در منبع تغذیه ولتاژی 1.1 V نتایج حاصل از شبیه سازی ها نشان دادند که توپولوژی تقویت کنده عملیاتی پیشنهادی توانایی دستیابی به 56.3DB بهره DC ، و نویز مجتمع سازی شده از DC به 50MHZ و زمان ته نشینی 2.9 ثانیه با سیگنال ورودی تفاضلی پیک به پیک 1 ولت را دارد .
